000			01414nam a2200397 a 4500
001			ELB34027
003			FlNmELB
006			m o d |
007			cr cn|||||||||
008			130717s2005 sp sb 001 0 spa d
020			_z9788498307160
035			_a(MiAaPQ)EBC3213115
035			_a(Au-PeEL)EBL3213115
035			_a(CaPaEBR)ebr10732484
035			_a(OCoLC)907512949
040			_aFlNmELB _bspa _cFlNmELB
050		4	_aTK7874 _bG215 2005
080			_a004.438VHD
080			_a004.436.2VHDL
082	0	4	_a621.39/2 _223
100	1		_aGarcía Zubía, Javier.
245	1	0	_aManual de VHDL _h[recurso electronico] _bsíntesis lógica para PLDs / _cJavier García Zubía.
250			_a2a. ed. rev. y ampl.
260			_aBilbao : _bUniversidad de Deusto, _c2005.
300			_a1 recurso en línea (xiii ,219 p.).
490	0		_aIngeniería
500			_aContieneíndice.
504			_aContiene bibliografía: p.217-219.
533			_aRecurso electrónico. Santa Fe, Arg.: e-libro, 2015. Disponible vía World Wide Web. El acceso puede estar limitado para las bibliotecas afiliadas a e-libro.
650		4	_aVHDL (Lenguaje de descripción de hardware)
650		4	_aLenguajes de programación.
650		0	_aVHDL (Computer hardware description language)
655		4	_aLibros electrónicos.
710	2		_ae-libro, Corp.
856	4	0	_uhttps://elibro.net/ereader/usam/34027
999			_c107563 _d107563